

# Soluzione della Prova Scritta di Complementi di Elettronica II

26 Gennaio 2016

- 1) La capacità di memorizzazione  $C_S$  può essere stimata in base alla lunghezza e larghezza di M2 e risulta  $C_S = A_G C_{ox} + 2W_2 C_{GS0} \simeq 1.03 \text{ fF}$ , dove  $A_G = (2L_{MIN})(4L_{MIN})$  è l'area di *gate*. Si noti che, siccome M2 non ha dimensionamento minimo, non è possibile usare le espressioni della capacità di *gate* in termini di  $C_{M1}$ .

Affinché il nodo  $X$  raggiunga  $V_{DD}$  nel caso di scrittura di un 1 logico, è necessario che il transistor M1 rimanga acceso fino a  $V_X = V_{DD}$ , quindi la tensione  $V_{WWL}$  sulla *WWL* deve essere pari a  $V_{DD} + V_{Tn0} = 1.4$ , dove si è usato  $V_{Tn0}$  per la soglia di M1 perché si ha  $\gamma = 0$  nella tabella dei parametri dei transistori.

Durante la scrittura di un 1 logico avremo quindi la *bitline* polarizzata a  $V_{DD}$  e la *WWL* polarizzata a  $V_{DD} + V_{Tn0} = 2.15$ , mentre  $V_X$  rappresenta la tensione di *source* del transistor M1, attraverso il quale il nodo  $X$  viene appunto caricato.

Siccome per il transistor M1 si ha  $V_D = V_G - V_{Tn}$ , allora il transistor lavora alla soglia della saturazione durante il transitorio. La tensione  $V_x(t)$  è quindi governata dall'equazione differenziale

$$I_{DS}(M1) = \frac{1 \cdot \beta'_n}{2} (V_{WWL} - V_x - V_{Tn0})^2 = C_S \frac{dV_X}{dt}.$$

L'equazione si integra facilmente per separazione di variabili e si ottiene un tempo di salita  $t_r$  corrispondente al valore finale  $V_{X,fin}$  della tensione al nodo  $X$

$$t_r = \frac{2C_S}{\beta'_n} \left[ \frac{1}{V_{WWL} - V_{X,fin} - V_{Tn0}} - \frac{1}{V_{WWL} - V_{Tn0}} \right]$$

Sostituendo il valore di  $V_{X,fin} = 0.9V_{DD}$ , che corrisponde al 90% della escursione di segnale, otteniamo  $t_r \simeq 140 \text{ ps}$ .

- 2) Durante l'operazione di lettura in esame i transistori M2 ed M3 hanno praticamente la stessa tensione di *gate*  $V_{GS} = V_{DD}$  e pertanto possono essere considerati in serie ai fini della descrizione del transitorio. Nel piccolo intervallo di tensioni  $V_{BL}$  sulla *bitline* fra  $V_{DD}$  e  $0.9V_{DD}$  la serie dei transistori lavora in saturazione, pertanto il transitorio è del tutto assimilabile al transitorio di discesa di un *gate* CMOS nel tratto in cui i transistori lavorano in regime di saturazione. Si tratta di un semplice transitorio a corrente costante ed il tempo di discesa può essere espresso come

$$t_f = \frac{2C_{BL}(V_{DD} - 0.9V_{DD})}{S_{eq}\beta'_n(V_{DD} - V_{T0})^2}$$

dove  $S_{eq}$  indica il dimensionamento equivalente della serie dei transistori M2 ed M3 e vale  $S_{eq} = (1/S_2 + 1/S_3)^{-1}$ , con  $S_2 = 2$  ed  $S_3 = 1$ . Sostituendo i valori numerici si ottiene  $t_f \simeq 859 \text{ ps}$ .

- 3) Durante la fase di ritenzione è il transistor M1 che, a causa della sua  $I_{off}$ , può scaricare la capacità  $C_S$  di immagazzinamento dell'informazione. Si supponga che sul nodo  $X$  abbiamo memorizzato la tensione  $V_{DD}$  e che sia la BL1 che la WWL siano polarizzate a massa. In questo caso M1 ha una  $V_{DS}$  pari all'intera  $V_{DD}$  (quando  $V_X = V_{DD}$ ), mentre ha  $V_{GS} = 0$ . In tali condizioni la sua corrente di sotto-soglia vale

$$I_{off} = S I_{sbth} \exp\left(-\frac{V_{Tn0}}{m_s V_{th}}\right) = 6.67 \text{ pA}$$

La scarica della capacità  $C_S$  avviene con una corrente  $I_{off}$  costante, almeno fino a quando risulta  $V_{DS}$  maggiore di tre o quattro volte  $V_{th} = 26 \text{ mV}$ , quindi il tempo di degrado della tensione  $V_X$  si trova dividendo semplicemente la variazione di carica per la corrente di perdita. Otteniamo in questo modo

$$t_{30\%} = \frac{0.3C_S V_{DD}}{I_{off}} = 51 \mu\text{s}$$